摘要

随着RISC-V生态的持续演进，基于自定义扩展指令驱动领域专用架构（Domain-Specific Architecture, DSA）已成为提升特定应用场景计算效率的重要设计范式。然而，在高性能乱序处理器上集成DSA并完成指令扩展，传统方法要求开发者深入理解并手动修改复杂的流水线微结构，面临极高的人力和时间成本。现有自动化方案多局限于顺序处理器，对乱序超标量处理器的支持尚不完善。本文在前期实践基础上，归纳出乱序处理器上以扩展指令驱动DSA集成的四大关键阶段，并提炼出其中可由工具自动化的共性问题。针对乱序指令流与DSA调度模型不兼容、接口信号定义复杂、人工修改流水线门槛高等挑战，本文提出了一个基于Chisel的硬件编程框架。该框架面向RISC-V高性能乱序处理器（以香山处理器为参考实现），提供可自定义的指令扩展接口抽象、面向DSA的指令流重调度机制，以及基于面向对象和函数式编程范式的自动化信号连接能力。实验评估表明，该框架可帮助开发者减少260~1100行Chisel代码的编写工作量（等效Verilog代码约1600~12000行），并省去4800~9300行流水线源代码的阅读与理解负担，显著降低了DSA集成与指令扩展的开发门槛。

关键词： 高性能处理器设计；领域专用架构；指令扩展接口；RISC-V；乱序执行流水线；硬件编程框架

1 引言

近年来，RISC-V作为完全开源的指令集架构，其社区生态与硬件实现均取得了显著进展。在开源高性能处理器领域，加州大学伯克利分校的BOOM、中国科学院计算技术研究所的香山处理器，以及平头哥XuanTie系列芯片等乱序超标量设计相继涌现，为学术界和工业界提供了宝贵的研究平台。

与此同时，随着CMOS工艺尺寸逼近物理极限，后摩尔时代下维持性能增长、提升能效比的关键在于领域专用架构（DSA）的广泛应用。DSA通过针对特定应用领域定制计算逻辑与存储层次，能够以更少的晶体管资源实现更高的计算效率。如何将RISC-V生态与DSA有机结合，已成为处理器设计领域亟待解决的重要问题。

传统设计范式中，DSA通常作为外设通过总线与处理器交互。而RISC-V指令集的开源特性使得开发者有机会通过自定义扩展指令直接驱动DSA计算——这种方式不仅缩短了处理器与DSA之间的交互延迟和数据传输路径，还将DSA控制纳入指令集层面，显著提升了软件编程灵活度，并为编译优化技术的应用创造了条件。

然而，通用高性能处理器普遍采用乱序调度、推测执行等复杂机制以提升指令吞吐，而DSA设计则往往基于顺序执行模型，放弃了通用调度机制以释放更多晶体管资源用于目标计算。这种架构理念的差异导致了一个核心矛盾：经过乱序调度后的指令流不能直接送入DSA执行，必须恢复必要的上下文依赖信息并重新排序，才能保证DSA行为的正确性。此外，乱序处理器流水线中伴随寄存器重命名、保留站唤醒、重排序缓存（ROB）等机制产生了大量复杂的控制与数据信号，从中提取并构造适配DSA的接口本身就是一项繁重且易错的工作。

因此，在开源RISC-V高性能乱序处理器上集成DSA并实现指令扩展，需要开发者投入大量精力理解微结构细节、手动修改流水线、搭建数据通路与控制通路。这不仅工作量巨大，也对开发者的体系结构知识储备提出了极高要求，形成了显著的技术门槛。据本文统计，2016—2024年间基于RISC-V的指令扩展工作中，仅有约8%基于乱序执行处理器实现，绝大多数工作仍选择Rocket-Chip、CVA6、PULPino等顺序处理器平台。这一分布从侧面印证了乱序处理器DSA集成的开发壁垒。

针对上述痛点，本文在前期探索实践的基础上，将基于高性能乱序处理器的DSA指令扩展与集成流程划分为四个主要阶段（如图2所示）：

• 接口搭建阶段：理解处理器微结构设计，在处理器中构建数据通路与控制通路的接口信号；

• DSA硬件实现阶段：基于接口信号完成DSA的硬件设计；

• 调度机制设计阶段：针对与乱序调度模型不兼容的DSA，设计额外的指令流调度机制以恢复上下文依赖；

• 系统集成阶段：修改处理器设计，完成组件连接，确保接口与调度机制正确工作。

其中，阶段1、3、4是各类DSA集成工作中普遍面临的共性问题。将这3个阶段尽可能自动化，既能大幅削减开发工作量，又能降低对开发者知识储备的要求。

进一步分析可知，实现上述自动化需要解决三个关键问题：

问题1（接口灵活定义与数据通路构造）：乱序处理器流水线中的控制流信号极为复杂，涉及寄存器重命名、保留站指令唤醒、指令重排序等多种提升吞吐的调度机制。需要从中甄别DSA所需信号，并解决当DSA需求超出流水线原有信号范畴时的扩展问题，同时保证接口设计能够适配不同规格的DSA。

问题2（乱序指令流的依赖维护）：现代处理器通过寄存器重命名消除假数据冒险，通过乱序多发射避免结构冒险与真数据冒险，通过ROB与流水线冲刷保证控制冒险不导致错误执行。而DSA为追求能效比，在软硬件协同设计中放弃了这些通用调度机制。因此，必须对被乱序调度“打散”的指令流进行重新排序并补充上下文依赖，消除潜在的指令冒险，确保DSA执行的正确性。

问题3（工具替代人工修改流水线）：传统流程中，工程师需逐行阅读流水线代码、手工构建数据/控制通路并接入DSA。Chisel等新一代硬件描述语言凭借更高的抽象表达能力和Scala函数式编程特性，为探索更高层次的自动化硬件集成方法提供了可能。

本文基于RISC-V高性能乱序处理器香山，实现了一个面向指令扩展的硬件编程框架。本文的主要贡献如下：

1. 定义了一组可自定义的指令扩展接口，支持用户根据DSA需求对部分信号接口进行灵活扩展；

2. 基于面向对象设计方法，抽象出一套辅助DSA集成的硬件编程框架，用户仅需提供必要配置信息与DSA硬件实现，即可自动完成其在通用乱序处理器上的集成；

3. 设计了专用的指令流调度模块，解决乱序调度后的指令流与DSA执行模型不兼容的问题，维护指令间依赖关系，保证DSA行为的正确性。

本文选取了3个设计实例进行验证，包括2个第三方开源DSA实例和1个本团队独立开发的脉动阵列单元。评估结果表明，该框架在不同配置下可帮助开发者节约260~1100行Chisel代码（等效Verilog代码1600~12000行），并减少4800~9300行流水线源代码的阅读量，显著降低了开发门槛。

2 总结与展望

本文对现有RISC-V自定义指令扩展工作进行了系统调研，并在前期实践基础上归纳出指令集扩展硬件实现的四个基本阶段，提炼出其中可由工具替代人工的关键流程环节。

基于上述分析，本文提出了一个面向RISC-V乱序处理器的自定义指令扩展硬件编程框架。该框架以香山处理器为参考实现平台，利用Chisel新型硬件描述语言的面向对象与函数式编程特性，辅助开发者将设计好的DSA集成到通用高性能乱序处理器中，并以扩展指令的方式驱动其完成计算任务。

经过多维度的实验评估，该框架在不同DSA配置场景下均能大幅缩减开发者在DSA集成与指令扩展工作上投入的人力成本和时间成本，有效降低了该领域的开发门槛。未来工作将进一步探索框架对更多乱序处理器微架构的通用化支持，以及面向编译工具链的端到端自动化指令扩展生成方法。